Обнаружение неисправностей в схемах с памятьюНа рис. 6.56 приведена с труктура многотактной схемы с обнаружением отказов. Комбинационная часть схемы разделена на два блока. Логический преобразователь (ЛП) реализует функции включения элементов памяти (ЭП), составляющих блок памяти (БП), а выходной преобразователь (ВП) — функции выходов. Для организации контроля в схему вводятся дополнительные ЭП (блок ДБП) с таким расчётом, чтобы векторы y 1, y 2,... y m, y'm +1, y'm +2, …, y'm +k, соответствующие рабочим внутренним состояниям схемы, являлись словами какого-либо кода с обнаружением ошибок. При этом разряды вектора y 1, y 2,... y mсоответствуют основным ЭП, расположенным в блоке БП, а разряды y'm +1, y'm +2, …, y'm +k– дополнительным ЭП, расположенным в блоке ДБП. Для управления дополнительными ЭП формируется дополнительный логический преобразователь (блок ДЛП). Для контроля ВП используется другой код с обнаружением ошибок. При этом могут вводиться дополнительные контрольные выходы схемы, реализуемые дополнительным выходным преобразователем (блок ДВП). Неисправности элементов блоков ЛП и БП приводят к искажению вектора y 1, y 2,..., y'm +kхарактеризующего состояние системы элементов памяти, что фиксируется самопроверяемым тестером СПТ1. Тестер СПТ2 контролирует исправное состояние блоков ВП и ДВП. Если на вход схемы информация поступает также в виде слов кода с обнаружением ошибок, то последний контролируется при помощи СПТ3. Парафазные выходы всех тестеров объединяются посредством модуля сравнения МС, в результате чего образуется единый парафазный выход контроля. На рис. 6.57 приведена структура самопроверяемой самодвойственной многотактной схемы. Логический и выходной преобразователи, являющиеся комбинационными схемами, преобразуются в самодвойственные схемы в соответствии с рис. 6.46. В образованной схеме ЛП описывается СД-функциями y* 1, y* 2,..., y*m, а ВП – самодвойственными функциями z* 1, z* 2,..., z*p. Линии задержки (ЛЗ) дублируются. Каждая ЛЗ осуществляет задержку на время, равное половине периода импульсной последовательности а (см. рис. 6.40). Самодвойственные сигналы, формируемые на выходах блока ВП, при помощи схемы сжатия сводятся к одному контрольному сигналу z *. Неисправности элементов ЛП и линий задержки приводят к появлению несамодвойственных сигналов на входах ВП, что фиксируется по выходу z *.
Рис. 6.56 – Структура многотактной схемы с обнаружением отказов
Рис. 6.57 – Структура самопроверяемой самодвойственной многотактной схемы
|
