Логический элемент эмиттерно-связанной логики

 

Типовая схема интегрального элемента эмиттерно-связанной логики приведена на рис. 2.15.

рис. 2.15.

Транзисторы VT₀, VT₁, VT₂, VT₃ работают в схеме переключателя тока, транзисторы VT₄, VT₅ - в выходных эмиттерных повторителях. На схеме показаны значения потенциалов в различных точках при подаче на вход напряжения уровня лог.1; в скобки заключены значения потенциалов тех же точек для случая, когда на все входы элемента подано напряжения уровня лог.0. Значения этих потенциалов соответствуют следующим уровням:

· напряжение источника питания E_к = 5 В;

· уровень лог.1 U¹ = 4,3 В;

· уровень лог.1 U⁰ = 3,5 В;

· напряжение между базой и эмиттером открытого транзистора U_бэ = 0,7 В.

Рассмотрим принцип работы интегрального логического элемента ЭСЛ (см. рис. 2.15).

Пусть на Вх₁ подается напряжение U¹ = 4,3 В. Транзистор VT₁ открыт; эмиттерный ток этого транзистора создает на резисторе R падение напряжения U_а = U¹-U_бэ = 4,3 - 0,7 = 3,6 В; коллекторный ток создает на резисторе R_к1 напряжение U_Rк1 = 0,8 В; напряжение на коллекторе транзистора U_б = E_к - U_Rк1 = 5 - 0,8 = 4,2 В.

Напряжение между базой и эмиттером транзистора VT₀ U_{бэ VT0} = U - U_а = 3,9 - 3,6 = 0,3 В; это напряжение недостаточно для открывания транзистора VT₀. Таким образом, открытое состояние любого из транзисторов VT₁, VT₂, VT₃ приводит к закрытому состоянию транзистора VT₀. Ток через резистор R_к2 весьма мал (течет лишь базовый ток транзистора VT₅) и напряжение на коллекторе VT₀ .

Рассмотрим другое состояние логического элемента. Пусть на всех входах действует напряжение лог.0 U⁰ = 3,5 В. При этом оказывается открытым транзистор VT₀ (из всех транзисторов, эмиттеры которых объединены, открывается тот, на базе которого более высокое напряжение); U_а = U - U_бэ = 3,9 - 0,7 = 3,2 В; напряжение между базой и эмиттером транзисторов VT₁, VT₂, VT₃ равно U_{бэ VT1...VT0} = U⁰ - U_а = 3,5 - 0,7 = 0,3 В и эти транзисторы закрыты; U_б = 5 В; U_в = 4,2 В.

Напряжения от точек б и в передаются на выходы элемента через эмиттерные повторители; при этом уровень напряжения снижается на значение U_бэ = 0,7 В. Обратим внимание на то важное обстоятельство, что напряжения на выходах равны U¹ (4,3 В), либо U⁰ (3,5 В).

Выясним, какая логическая функция формируется на выходах элемента.

В точке в и на Вых₂ образуется напряжение низкого уровня при открытом транзисторе VT₀, т.е. в случае, когда х₁ = 0, х₂ = 0, х₃ = 0. При любой другой комбинации значений входных переменных транзистор VT₀ закрыт и на Вых₂ образуется напряжение высокого уровня. Из этого следует, что на Вых₂ формируется дизъюнкция переменных х₁Vх₁Vх₁. На Вых₁ формируется функция ИЛИ-НЕ .

Следовательно, логический элемент выполняет операции ИЛИ-НЕ и ИЛИ.

В микросхемах ЭСЛ точку г делают общей, а точку д подключают к источнику питания с напряжением -5В. В этом случае потенциалы всех точек схемы снижаются до 5 В.

Рассмотренный логический элемент относится к классу наиболее быстродействующих элементов (малое время задержки распространения сигнала) обеспечивается следующими факторами: открытые транзисторы находятся в активном режиме (не в режиме насыщения); применение на выходах эмиттерных повторителей обеспечивает ускорение процесса перезаряда емкостей, подключенных к выходам; транзисторы включены по схеме включения с общей базой, что улучшает частотные свойства транзисторов и ускоряет процесс их переключения; выбран малым перепад логических уровней U¹-U⁰ = 0,8 В (однако это приводит к сравнительно низкой помехоустойчивости элемента).