Организация системы шин L, S, M, X в МП 80281
S-шина – системная шина, она связывает компьютер в единое целое. Она основная (здесь осуществляется подключение периферийных адаптеров – дисплея, мыши, дисковода и т.д.). L-шину образуют линии адреса. Передача адреса на S-шину производится через буферы-защелки (эти резисторы в случае необходимости разъединяют L-шину и S-шину (при прямом доступе к памяти). к Х-шине подключаются все микросхемы кроме процессора и СП (сопроцессор), также через буферы.
М-шина служит для отделения S-шины от ОЗУ. Набор регистров в МП 80286 в сравнении с 8086 расширен на 5 (14+5=18). Процессор 8086 имеет внутреннюю 16-разрядную шину данных с конвейерной архитектурой. Это позволяет осуществлять предварительную выборку команд в незанятые циклы обращения к шине. В сочетании с более плотным форматом команд. Это обеспечивает возможность предварительной выборки большего их числа в течение заданного времени, увеличивая производительность МП 8086. МП включает в себя аппаратные средства, предназначенные для организации выполнения программ, написанных на языках высокого уровня ПЛ и Паскаль. Системные программы, для которых важно высокое быстродействие, не обеспечиваемое этими языками, могут писаться в кодах ассемблера, а затем связываться с программой на языке высокого уровня.
ИБ – исполнительный блок; БИШ – блок интерфейса шины; РОН – регистры общего назначения; АЛУ – арифметико-логическое устройство;
В упрощенном виде последовательность события, происходящих в МП при выполнении программы: 1. Выборка очередной команды из памяти; 2. Чтение операнда; 3. Исполнение команды; 4. Запись результата.
Шаги выполнения распределяются между различными внутренними блоками обработки данных. Исполнение команд возлагается на ИБ, выборка команд чтение и запись результата осуществляет блок интерфейса шины БИШ. Оба блока работают независимо друг от друга. ИБ исполняет команды, которые уже предварительно выбраны из ЗУ посредством БИШ, поэтому время выборки команд существенно сокращается. АЛУ – 16-разрядное следит за флажками состояния и управляющими флажками ЦП, манипулирует РОН, выполняет различные действия над операндами команд. В ИБ восемь 16-разрядных регистров, объединенных в две группы по 4 в каждый.
2х8 разрядных или 1х16 разрядных Рис. 4. Структура регистров
1-ая группа H и L – регистры данных; 2-ая группа P и I – регистры указателей индексные. SP – (УС) содержит текущий адрес стека BP – (УБ) указатель базы используется при обеспечении МП и памяти. SI и DI – индексные регистры участвуют в операциях индексной адресации.
Все восемь регистров могут использоваться как единый блок – накопительный регистр АК. БИШ содержит 4х16-разрядных РА сегмента и 1 указатель команд. Все пространство памяти емкостью 1Мбайт разделено на сегменты по 64 Кбайт.
Обеспечивается прямой доступ ЦП сразу четырем таким сегментам
Рис. 5. Структура сегментов
Рис. 4 и рис. 5 => архитектура регистров МП 8086.
В МП 8086 предусматриваются в однобитовых флагов состояния (рис 6.), которые выставляются или сбрасываются ИБ и сигнализируют об определенных свойствах результатов арифметических и логических операций. Имеются еще 3 дополнительных управляющих флага, выставляя или сбрасывая, которые программы могут изменять ход выполнения операций процессором.
Две области памяти с самыми младшими (00H – 7FH, 128 байт) и самыми старшими адресами (FFFFFO-FFFFFH) предназначены для обработки сигналов (16 байт) прерываний и начального запуска вычислительной системы. Если они заняты, тот система становится несовместима с будущими изделиями фирмы Intel. Способы адресации: — прямая адресация, регистровая косвенная, относительная, индексная, строковая.
|
