Синтез комбинационных схем

Предположим, что имеется таблица истинности некоторой логической функции, где указывается, какой сигнал должен быть на выходе при каждом возможном наборе сигналов на входах. Синтез произвольной комбинационной схемы по заданной таблице истинности заключается в получении структурной формулы, описывающей работу схемы, в упрощении этой формулы и в составлении искомой схемы по минимизированной формуле.

Структурные формулы могут быть упрощены на основании законов алгебры логики. Эта работа требует большой аккуратности и внимания, так как даже малейшая неточность приводит к ошибочному результату.

Основным звеном проектирования логической схемы цифрового устройства является синтез

Пример 1. По заданной таблице истинности синтезировать комбинационную схему:

 

A	B	F

Решение.

1-й способ: F(A,B) _СДНФ =

2-й способ:

_СДНФ Ú Ú Ú Ú =

Ú Ú Ú Ú Ú Ú Ú Ú

 

Заметим, что запись СКНФ для этого примера сразу же дает нам нужный результат. Комбинационная схема имеет следующий вид.

5.12. Примеры комбинационных схем

 

5.12. 1. Сумматор

Сумматор – комбинационное устройство, обеспечивающее суммирование двоичных чисел. Рассмотрим схему сложения двух n -разрядных двоичных кодов.

 

+

При сложении цифр i-го разряда складываются а_i и b_i. Результатом будет с_i и p_i — перенос в старший разряд.

Таким образом, одноразрядный двоичный сумматор — это устройство с тремя входами и двумя выходами. Его работа может быть описана следующей таблицей истинности:

 

Вход	Выход
1-е слагаемое	2-е слагаемое	Перенос	Сумма	Перенос

 

Ниже приведено условное обозначение сумматора:

Если складывать n -разрядные двоичные слова, то можно использовать последовательное соединение таких сумматоров.

5.12. 2. Триггер

Триггером называют узел, способный хранить один разряд двоичного числа. Самый простой триггер — RS. Он состоит из двух элементов ИЛИ—НЕ. Его схема и таблица истинности приведены ниже:

Входы Состояние Q R S     Q                 Недопустимо

Обычно на входы поступают сигналы R = 0 и S = 0,и триггер хранит старое состояние. Если на вход S поступает на короткое время сигнал 1, то триггер переходит в состояние 1, и после того как сигнал S станет равен 0, он будет сохранять это состояние. При подаче 1 на вход R триггер перейдет в состояние 0. Подача на оба входа логической единицы может привести к неоднозначному результату, поэтому такая комбинация входных сигналов запрещена.

Для запоминания 1 байта информации необходимо 8 триггеров, для 1 Кбайта — 8—1024 триггера. Оперативная память
современных ЭВМ содержит миллионы триггеров.

В заключение отметим, что ЭВМ состоит из огромного числа отдельных логических элементов, образующих все ее узлы и память.

 

5.12.3. Дешифратор

Дешифратор — комбинационное устройство, преобразующее комбинацию входных переменных в активный сигнал только на одном из его выходов.

Максимальное количество выходов дешифратора равно 2 ⁿ,
где n – число входов.

Таблица истинности дешифратора

Входы	Выходы
A	B	C	D	1	2	3	4
0	0	0	0	1	0	0	0
0	0	0	1	0	1	0	0
0	0	1	0	0	0	1	0

5.12. 4. Шифратор

Шифратор (coder) — комбинационное устройство, выполняющее функцию, обратную по отношению к дешифратору,
т. е. формирование двоичного кода на выходах при появлении сигнала на одном из входов.

 

Таблица истинности шифратора

Входы	Выходы
0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	1	0