Статические ОЗУ

В статическом ОЗУ (SRAM) элементом памяти является триггер. Оно характеризуется тем, что может хранить информацию сколь угодно долго без обращения к нему (записи или чтения).

Характеристики SRAM в значительной степени определяются применяемой технологией.

Вследствие большой потребляемой мощности (до 1 Вт) и др. проблем, редко применяются ОЗУ серий 100, 500, 1500 (технологии ЭСЛ). Большая рассеиваемая мощность не позволяет создавать ОЗУ большой ёмкости (256х1, 32х4), а малая задержка (20 – 45 нс) в настоящее время достигается и при использовании других технологий. Даже более современная серия К6500 с использованием арсенида галлия не получили распространение.

Пример: К6500РУ1 (1Кх1, Р_потр = 1,6 Вт, t_А = 4 нс.

В настоящее время наиболее распространёнными являются статические ОЗУ, выполненные по технологии И²Л, ТТЛШ и КМОП. Реже – nМОП

ОЗУ на биполярных транзисторах чаще всего выполнены по комбинированной технологии И²Л-ТТЛ.

На рис. 3 показан ЭП И²Л-ТТЛ. Транзисторы VT1 и VТ3 являются инжекторами. ЭП представляет собой триггер на транзисторах VT2, VT4.

Если сигнал от дешифратора адреса DCA = «0», то триггер находится в состоянии хранения. Например, VT2 открыт на его коллекторе «0», который, подаваясь на базу VT4, закрывает его. Если VT4 закрыт, то «1» на его коллекторе поддерживает открытым VT2.

Если сигнал DCA = «1», то в режиме чтения состояние ЭП считывается, а в режиме записи - записывается в ЯП. Например: D = l. Если D = «l», то VT2 закрыт, т. к. на обоих эмиттерах единицы. Раз VT2 закрыт, то на его коллекторе «1», которая открывает VT4, на эмиттере которого логический «0».

Распространённой серией ОЗУ, выполненной по технологии И₂Л-ТТЛ, является 541 серия. На рис. 4 и 5 изображены ИМС 541РУ2 и 541РУЗ. Они имеют U_пит = + 5 В. I_потр = 100 мА.

Обычно 1-разрядные ОЗУ имеют раздельные входную ШД (DI – Data Input – «вход данных») и выходную ШД (DO - Data Output – «выход данных»), т. к. при этом необходимо всего 2 контакта. 4- и 8- разрядные микросхемы имеют общую двунаправленную ШД.

Рассмотрим на примере 541РУ2 таблицу истинности и временную диаграмму в режиме записи (рис. 6).

Наиболее важные временные параметры ОЗУ:

t_su (Set Up) - время установки;

t_wr (Write) - время записи;

t_h (Ноld) - время сохранения;

t_wr (Valid) - время сохранения;

t_cyw (Cycle Write) - время цикла записи;

Для 541РУ2: t_su = 50 нc, t_wr = 60 нc, t_v = 30 нc.

Время цикла записи: t_cyw = t_su + t_wr + t_wr =140 нc.

Временная диаграмма цикла чтения показана на рис. 7. В момент установки адреса должен быть задан режим чтения: CS = «0», RD/WR = «1». Спустя время t после установки адреса, на шине данных появляются данные. После того, как CS = «1», на ШД переходит в 3-е состояние.

Некоторые ИМС ОЗУ имеют модификации, например 541РУ2А, 541РУ2Б. Если в процессе проверки ОЗУ на производстве выясняется, что повреждены некоторые ЯП, находящиеся в одной строке, а остальные части микросхемы исправны, то в паспорте указывают неисправный разряд адреса.

Статические ОЗУ на МОП-транзисторах

Рассмотрим элемент памяти, выполненный по технологии КМОП (рис. 8).

Транзисторы VT2, VT3 и VT4, VT5 - инверторы, образующие триггер. VT1 и VT6 - ключи.

Если сигнал от дешифратора адреса DCA = «0», то ключи закрыты и триггер находится в состоянии хранения. Если DCA = «1», то происходит запись или чтение.

Наиболее распространённой серией из отечественных, выполненных на элементах КМОП является серия 537, включающая в себе целый ряд микросхем ОЗУ: 537РУ1...РУ19. Эти микросхемы имеют U_пит = + 5 В и их логические уровни совместимы с ТТЛ-сериями. В качестве примера рассмотрим ОЗУ 537РУ9 (2Кх8, рис. 9).

Как и для всех серий КМОП, для 537 серии характерно малое потребление, причём при хранении информации без обращения I_потр снижается до 2мА. Кроме того, многие ОЗУ допускают хранение информации при пониженном до 2-3 В напряжении питания, что позволяет использовать встроенные аккумуляторы.

Элементы памяти КМОП позволяют увеличить степень интеграции, т. е. ёмкость ОЗУ. В настоящее время ОЗУ на элементах КМОП является наиболее распространёнными.

Большинство микросхем серии 537 является синхронными или тактируемыми (в отличие от микросхем на биполярных транзисторах, являющихся асинхронными). На входе ША стоит параллельный регистр, запись в который производится по заднему фронту сигнала CS, следовательно, любое обращение к ОЗУ требует подачи импульса на вход CS для запоминания нового адреса.

Таблица истинности для 537РУ9

Назначение управляющих сигналов:

СS = 1 – хранение, независимо от остальных входов.

CS = 0: при WE = 0 – запись, если WE = 1 – чтение; (WE – Write Enable – «разрешение записи»).

OE (Output Enable – «разрешение выхода»). При ОЕ = 1 шина данных в третьем состоянии.

Статическое ОЗУ на элементах памяти КМОП характеризуется меньшим быстродействием, например для 537РУ9 t_cyw = 350 нc. Однако многие современные микросхемы при большой ёмкости имеют время цикла в пределах десятков наносекунд.

Менее распространены статические ОЗУ на элементах пМОП (серия 132). Они имеют более высокие быстродействие и потребление. Среди них есть и синхронные, и асинхронные.