Исследование четырехразрядного параллельного сумматораЦель работы. Исследовать четырехразрядный параллельный сумматор. Краткая теория. Двоичный сумматор (SM) служит для формирования арифметической суммы n -разрядных двоичных чисел А и В. Результатом сложения (при n = 4) является четырехразрядная сумма S и выход переноса Р, который можно рассматривать как пятый разряд суммы. Полусумматор (HS - HalfSum - полусумма), - это устройство, производящее сложение двух одноразрядных двоичных чисел без учета переноса предыдущего разряда. Его можно реализовать на логических элементах по таблице истинности (рис. 1).
Рис. 1
Полный одноразрядный сумматор суммирует биты соответствующих разрядов двух двоичных чисел и вырабатывает перенос в следующий разряд. Полный одноразрядный сумматор можно построить из двух полусумматоров HS и логического элемента ИЛИ (рис. 2). Один полусумматор используется для сложения i-го разряда двоичных чисел, а второй полусумматор складывает результат первого полусумматора с переносом из (i-1) разряда.
Рис. 2
Для сложения двух многоразрядных двоичных чисел используют многоразрядные сумматоры, представляющие собой в простейшем виде последовательное соединение одноразрядных сумматоров (рис. 3 а). В корпусе микросхемы К155ИМ3 четыре полных одноразрядных сумматора объединены в схему четырехразрядного сумматора (рис. 3 б). Сигнал переноса последовательно передается с выхода предыдущего разряда сумматора на вход переноса следующего разряда.
а б Рис. 3
Вычитание двух чисел обычно сводится к операции сложения. Для замены операции вычитания операцией сложения вычитаемое В (Впр = В 4 В 3 В 2 В 1) представляется в дополнительном коде. Дополнительный код Вдоп образуется из обратного (инверсного) кода () добавлением к нему единицы (Вдоп=Вобр +1). Очевидно, для четырехразрядных чисел, записанных в этих кодах, справедливы равенства Впр + Вобр =1111; Впр + Вдоп = Впр + Вобр +1=1111+1=10000; Впр =10000 – Вдоп =10000– Вобр – 1. Следовательно, операцию вычитания можно представить в виде Апр – Впр = Апр + Вдоп – 10000.
|