Transient->3D Windows->Drop vs T vs R1

 

Для настройки параметров графика нажать на кнопку Properties (или клавишу F10).

 

Имеются кнопки для нахождения локальных и глобальных экстремумов, точек максимальной крутизны и других характеристик исследуемой функции. Для добавления страниц при разработке больших проектов нужно использовать команду Add Page меню Edit или кнопку , переключение страниц осуществляется навигатором в нижней части рабочего окна. Для электрического соединения удаленных узлов можно использовать компонент Tie в группе Connectors команды Analog Primitives меню Component.

В систему Micro-Cap входит программа MODEL, с помощью которой можно осуществлять идентификацию параметров математических моделей компонентов по паспортных данным. С помощью команды меню Design имеется возможность синтеза активных и пассивных фильтров в режиме диалога с автоматической генерацией текста директив и получением готовых принципиальных схем.

В версии Micro-Cap-5 появилась возможность моделирования смешанных аналого-цифровых цепей с внешними обратными связями. Промышленно выпускаемые цифровые микросхемы представлены в виде примитивов Uxxx, отражающих их функционирование на логическом уровне, и двух интерфейсов А/Ц и Ц/А, отображающих их входные и выходные каскады. Эти интерфейсы являются устройствами сопряжения и учитываются только при подключении аналоговых компонентов. Кроме того, каждому цифровому компоненту в файлах библиотеках соответствуют определенные входные и выходные комплексные сопротивления и модели динамики, учитывающие запаздывания сигналов. Логические уровни цифровых устройств принимают одно из пяти значений:

0 - (низкий уровень), 1 - (высокий уровень), X - (неопределенное состояние),

R - (положительный фронт – переход 0 → 1), F - (отрицательный фронт – переход 1 → 0).

При моделировании цифровых устройств используются следующие типы компонентов:

- вентили (с двумя и с тремя состояниями) – UGATE, UTGATE;

- триггеры (с динамическим и потенциальным управлением) – UEFF, UGFF;

- программируемые логические матрицы - UPLD;

- многоразрядные АЦП и ЦАП - UADC, UDAC;

- цифровые линии задержки - UDLY;

- модель входа-выхода - UIO;

- генераторы цифровых сигналов - STIM;

- источники постоянных логических сигналов – PULLUP, PULLDN;

- цифровые устройства, заданные своим функциональным описанием –

LOGICEXP (Logic Expression).

Цифровые компоненты (примитивы) всех типов задаются по общим правилам. В формате SPICE используется следующая синтаксическая форма:

Uxxx < тип > [(< список параметров >)]

+< узел источника питания > < узел заземления >

+< список входных и выходных узлов >

+< имя модели динамики > < имя модели вход/выход >

+[MNTYMXDLY=< выбор значения задержки >]

+[IO_LEVEL=< уровень модели интерфейса >]

Параметр < тип > указывает тип цифрового устройства. Например, стандартные (с двумя состояниями) вентили имеют следующие типы: AND (И), BUF (буфер), INV (инвертор), NAND (И-НЕ), NOR (ИЛИ-НЕ), NXOR (исключающее ИЛИ-НЕ), OR (ИЛИ), XOR (исключающее ИЛИ), ANDA (И), BUFA (буфер), INVA (инвертор), NANDA (И-НЕ), NORA (ИЛИ-НЕ), NXORA (исключающее ИЛИ-НЕ), ORA (ИЛИ), XORA (исключающее ИЛИ), AO (И-ИЛИ), AOI (И-ИЛИ-НЕ), OA (ИЛИ-И), OAI (И-ИЛИ-НЕ). Типы устройств, представляющие собой сборку, выделены жирным шрифтом. Имена типов вентилей с тремя состояниями имеют вид:

AND3, BUF3, INV3, NAND3, NOR3, NXOR3, OR3, XOR3, AND3A, BUF3A, INV3A, NAND3A, NOR3A, NXOR3A, OR3A, XOR3A.

Необязательный (< список параметров >)] содержит информацию о количестве входов логического устройства и числе элементов в сборке. Модели динамики имеют выше упомянутые ключевые слова UGATE, UTGATE, UEFF, UGFF, UPLD, UADC, UDAC, UDLY. Модель вход/выход имеет ключевое слово UIO. Параметр MNTYMXDLY позволяет назначить определенное время задержки (1 – минимальное, 2 – типичное, 3 – максимальное, 4 – расчет наихудшего случая, 0 – задержка задается параметром DIGMNTYMX окна Global Setting).

Параметр IO_LEVEL указывает тип А/Ц и Ц/А интерфейса и принимает значения 0..4.

В качестве примера приведем описание схемы И-НЕ с тремя входами:

 

Формат SPICE	Формат схем
U1 NAND(3) +$G_DPWR $G_DGND +IN1 IN2 IN3 OUT +D0_GATE IO_STD +MNTYMXDLY=0 +IO_LEVEL=2	PART: < имя > TIMING MODEL:< имя модели динамики > I/O MODEL: <I/O имя модели вход/выход > MNTYMXDLY:< выбор значения задержки > IO_LEVEL:< уровень модели интерфейса >

Величины задержек распространения сигналов можно задать с помощью примитива PINDLY (Pin-to-Pin Delay). Для определения промежуточных логических переменных в состав описания этого примитива на любой строке можно включить секцию BOOLEAN. Логические выражения должны быть заключены в фигурные скобки. В них можно использовать следующие знаки логических операций:

~ логическое отрицание;

== равно;

!= не равно;

&; логическое И;

^ логическое исключающее ИЛИ;

| логическое ИЛИ.

В качестве операндов могут выступать входные узлы, логические константы 0, 1, X, R, F и предварительно определенные промежуточные переменные и выходные узлы.

Для определения изменений состояний узлов используется функция CHANGED. Она принимает значение TRUE, если произошло изменение из 0 в 1, и FALSE при изменении 1 в 0.

Временные задержки вентилей типа UGATE имеют следующие обозначения: TPLHMN, TPLHTY, TPLHMX, TPHLMN, TPHLTY, TPHLMX. Две последние и две средние буквы в этих идентификаторах характеризуют минимальное (MN), типичное (TY) и максимальное (MX) значения задержки сигнала при переходе от низкого уровня к высокому (LH) и обратно.

 

Пример описания макромодели прибора 74ALS8003 (схемы совпадения с инвертором):